Signal Integrity Simulation
訊號模擬服務

模擬測試扮演著重要的角色，在進行產品實體開發階段前，驗證其設計是否可行，避免不必要的錯誤，為使用某些專業軟體來分析及預測PCB電路板的電氣電磁行為，工程師能模擬並評估PCB電路板的性能設計。

艾飛思科技提供主要兩項電路板模擬分析測試:


  • 訊號完整性分析測試:
    客戶能夠透過模擬高速訊號在線路板及其零件的傳輸和接收，進行訊號完整性的分析及優化，這包括評估訊號反射、串擾、抗阻匹配和眼圖分析去確認可靠的數據傳輸還有最小化訊號退化。
  • 功率完整性分析測試:
    電源分配網絡的分析以確認穩定無噪音的電源傳送到電板上不同的零件，並有助於辨別潛在電壓下降、接地反彈以及過多的噪音，能夠優化動力面設計、去耦電容的放置和電源供應器路由進程。


除此之外，艾飛思科技團隊成員亦有模擬測試經驗長達２０餘年，具有優秀測試技術，並能為客戶在產品模擬階段提早發現問題並提供專業建議，以節省時間與金錢成本，讓專案進行更順利。


iPasslabs｜Simulation Item

Product High Speed Interface
Switch •800G/400G/100G/25G Ethernet
Server/Datacenter •PCIe1.0/2.0/3.0/4.0/5.0/6.0 •NVLink •CXL
Desktop/PC •DDR5, LPDDR5/5x, GDDR6/6x •USB4, USB Type A/C •Thunderbolt 5
Notebook/Laptop •HDMI 2.1, •DisplayPort 2.1, eDisplayPort •NVMe
Mobile/Storage •MIPI CSI/DSI D-PHY/C-PHY •MIPI UFS M-PHY •eMMC
Automotive •MIPI A-PHY •1000/100Base-T1, 10Base-T1S, 2.5/5/10Base-T1
Channel Quality Analysis
ØPre-Sim •PCB material loss evaluation •Routing topology evaluation •Channel crosstalk analysis •Design recommendation ØPost-Sim •S-parameter •Eye-diagram •TDR(Time Domain Reflectometry) •COM(Channel Operation Margin)
Category Item Descriptions
PI DC IR-drop Voltage drop analysis
DC Resistance DC Resistance analysis
AC Impedance Target Impedance performance analysis
400G/100G/25G Ethernet
PCIE Gen 1/2/3/4/5
DDR3/4/5, LPDDR3/4/5, GDDR4/5/6, eMMC5.0/5.1,
SATA 1/2/3
SI SATA 1/2/3 Channel quality analysis(Eye diagram、loss、impedance or crosstalk )
1000/100Base-T1, 10Base-T1S
HDMI 1.4/2/2.1, DisplayPort 1.4/2.0
USB 2.0/3.0/3.1 Gen1/2
Audio Codec

Simulation Tools

PathWaveADS

Simulation Capability｜Pre-Simulation

Pre-Simulation

  • PCB material loss evaluation
  • Routing topology evaluation
  • Channel crosstalk analysis
  • Design recommendation

Post-Simulation

Eye diagram (NRZ & PAM4)

Post-Layout Analyses: PI workflow

Pre-Simulation

  • 疊構板材和不同層數選擇上的評估
  • 高速拓樸類型選擇與系统可行性評估
  • 高速晶片佈局規劃與走線長度評估
  • 高速訊號走線/過孔阻抗匹配與出線方式(fan-out)優化
  • I/O 驅動強度和端接電阻的搭配策略評估
  • 針對不同高速訊號介面制定合適的走線佈局規則(layout constraint)

Pre-Simulation

  • 高速訊號佈局的違反性檢查(layout rule check)
  • 高速訊號製造出圖前的一致性簽核驗證(compliance check)